PAT-NO:

JP401135030A

DOCUMENT-IDENTIFIER:

JP 01135030 A

TITLE:

COMPOUND SEMICONDUCTOR DEVICE

PUBN-DATE:

May 26, 1989

INVENTOR-INFORMATION:

NAME

UEDA, KAZUYOSHI

ASSIGNEE-INFORMATION:

NAME NEC CORP COUNTRY

N/A

APPL-NO: JP62293317

APPL-DATE:

November 20, 1987

INT-CL (IPC): H01L021/52, H01L029/44, H01L029/72,

H01L029/80

US-CL-CURRENT: 257/209

ABSTRACT:

PURPOSE: To prevent the quality of the title capacitor device from being deteriorated upon soldering the device to a packaging substrate by providing a metal layer or an insulating film on the surface of a conductive layer of a via hole so as to cover the whole surface of the same therewith, the insulating film or the metal layer being incompatible with a soldering material.

CONSTITUTION: A via hole la is provided such that it has an opening with its

cross section tapered from the back side of a GaAs substrate 1 corresponding to a source upper electrode layer 6 and makes contact, in its top surface, with the source upper electrode layer 6. An inner conductive layer 9a and a back electrode layer 9 both gold-plated are formed respectively on the inside surface of the via hole la and the back surface of the GaAs substrate 1. Thereupon, the back electrode layer 9 is electrically connected to the source upper electrode layer 6 on the surface through the inner conductive layer 9a on the via hole la. Finally, a TiN film 10 is formed as a metal layer incompatible with a soldering material, on the inner conductive layer 9a of the via hole 1a. As a metal layer incompatible with a soldering material Ti or any insulating film such as SiO<SB>2</SB>, SiN films, instead thereof may be employed.

COPYRIGHT: (C) 1989, JPO&Japio

(9)日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-135030

⑤Int Cl.⁴

識別記号

庁内整理番号

码公開 平成1年(1989)5月26日

H 01 L 21/52 29/44

A-8728-5F B-7638-5F

29/72 29/80 8526-5F

U-8122-5F 審査請求 未請求 発明の数 1 (全3頁)

の発明の名称 化合物半導体装置

②特 願 昭62-293317

20出 願 昭62(1987)11月20日

切発 明 者 植 田

和良

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明細書

発明の名称
化合物半導体装置

2. 特許請求の範囲

半絶録性基板の表面偽に形成した表面電極層と、前記半絶録性基板の裏面似に形成した裏面電極層と、前配半絶縁性基板を開孔してその内偽面を導電層で覆い前配二つの表面及び裏面電極層間を電気的に接続するパイアホールとを有する化合物半導体接置において、前記パイアホールの前記導電層の表面に、該表面を覆ってはんだ材になじまない絶縁膜または金属層を設けたことを特徴とする化合物半導体接置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は化合物半導体装置に関する。

〔 従来の技術 〕

最近の半導体装置の高周波応用の音及に伴い、 その信頼性の同上がますます重要となってきた。

従来のマイクロ波等の髙周波用半導体装置としてGaAs等の化合物半導体を用いた電界効果トランジスタが多く使用されている。

この種の化合物半導体装置では、従来からその 実装基板にはんだ付などで載置するに際のソース 電核と実装基板 仰の接地電極との接続において、 寄生インダクタンスによる髙周波特性の低下をさ ける構造がとられていた。

すなわち、化合物半導体装置のソース電極層に 対応する部分に半導体基板の返面側から資油穴(以下パイアホールという)を開孔し、このパイア ホールを通してソース電極層を実装基板の接地は 極層に機気的に接続する構造を採用していた。

第3図は従来の化合物半導体装置の一例の財面 図である。

化合物半導体装置は、半絶軟性 G_aA_s 基板 1 とその上層の活性層 2 と、その上のショットキー接合のゲート電極 3 とソース及びドレインの各電極

4 及び 5 と、それらの電極 4 , 5 に接続するソース及びドレインの各上部電極層 6 及び 7 を含んで 構成している。

半絶録性はAAs基板1の表面のソース上部電極 層6に対応してGaAs基板1の裏面側にパイアホ ール1aを開孔し、このパイプホール1の内側面 からGaAs基板1の裏面にわたって金めっきの裏 面電極層9を形成し、内側導電層9aがソース上 部電極層6と裏面電極層9を電気的に接続している。

(発明が解決しようとする問題点)

第4図は従来の問題点を説明するために示した 実要荔板に収置した化合物半導体要量の断面模式 図である。

実装基板 1 1 の設面に半絶縁性 G_aA_s 基板 1 の 要面電極層 9 をはんだ層 1 2 でろう付して化合物 半導体を載置する。

この工程で、パイアホールlaの内側面にはは んだ付着部2aに示すようにはんだ材が盛り上り、 その冷却と疑縮時の機械的応力でパイアホールの

〔実施例〕

第1図(a)~(c)は本発明の一実施例を説明するための工程順に示した半導体チップの断面図である。

先ず、第1図(a)に示すように、半絶験性 GaAs 基板 1 に活性層 2 を形成し、この上にショットキ 接合のゲート電極 3 とオーミック接触のソース及びドレインの各電極 4 及び 5 をそれぞれ形成する。そして、GaAs 基板 1 上にソース及びドレインの各電極 4 及び 5 に接続してソース及びドレインの上部電極層 6 及び 7 をそれぞれ形成する。

次にゲート電镀3を保護膜8で被覆する。

次に、第1図(b)に示すように、ソース上部電極 階6に対応して、GaAs基板1の裏面側から断面 テーパ状に開孔して天床がソース上部電極層6に 扱するパイアホール1aを設ける。

そして、このパイアホール1aの内伽面及びUa As 茶板1の裏面に金めっきの内伽導電層9a及び返面電極層9を形成する。 天床部の近傍のGaAs蒸板の森い場所にクラック 部13が生じ化合物半導体装置の品質が劣化する。

上述した従来の化合物半導体装置は、パイアホールの内側に導電階が延出して、実装基板に実装する場合のはんだ付着によりその固化時の機械的応力で半絶録性基板の製面側の再い部分が破損するという問題があった。

本発明の目的は、実表基板にはんだ付する際に 品質劣化のない化合物半導体装置を提供する事に ある。

・〔問題点を解決するための手段〕

本発明の化合物半導体要能は、半絶数性影似の 表面側に形成した製面電極層と、前配半絶数性基板の裏面側に形成した製面電極層と、前配半絶数性基板を開孔してその内側面を導電層で設い前配二つの表面及び裏面電極層間を電気的に接続するパイアホールとを有する化合物半導体装置において、前配パイアホールの前配導電層の表面に、該要面を覆ってはんだ材になじまない影歌膜または金属層を設けて構成されている。

このとき、返面電極層9はパイアホール1aの 内側導電船9aを介して表面のソース上部電極層 6に電気接続される。

このように従来と同様の方法で第1図(b)に示す 半導体チャブを製造する。

第2図は本発明の効果を設明するために示した 実装基板に報じした化合物半導体装置の断面模式 図である。パイアホール1 a の内側面の表面のTi N膜は、はんだを付着しないので、はんだ層1 2 の冷却時に半絶験性 UaAs 層1 の上層部に熱によ る機械的応力がかからず、従ってパイアホール1a の天床部近傍にクラックの発生することはない。

本実施例では、はんだ材になじみ難い金属層として T_iN を用いたが T_i でもよく、また金属層の代りに S_iO_2 , S_iN 膜等の絶縁膜を用いても良い。 〔発明の効果〕


以上説明したように本発明は、半絶緑性基板内


のパイプホールの導電層の表面にはんだ付性のよ くない物質を設けることにより、実要基板にはん だ付する際に品質劣化のない化合物半導体装置が 得られる。

4. 図面の簡単な説明


第1図(a)~(c)は本発明の一実施例を取明するための工程順に示した半導体チップの断面図、第2図は本発明の効果を説明するために示した実装基板に歓迎した化合物半導体装置の断面模式図、第3図は従来の化合物半導体装置の一例の断面図、第4図は従来の問題点を説明するために示した実装基板に載置した化合物半導体装置の断面模式図、である。


代理人 并理士 內 原 督






茅 1 図







第 4 図